ADI时钟产品更新以及典型应用 (adc时钟配置)

{本文由家电维修技术小编收集整理资料}相信大家对时钟产品并不陌生，因为它在我们的电路中随处可见，小到晶振，通常我们的MCU需要一个MHz（或者其他频率的）的Oscillator；或者是一个采集*，里面的时钟可能相对复杂，可能有ADC的采样时钟，FPGA的数字时钟等，如何让ADC前端的数据不失真的被FPGA获取，时钟信号非常关键。在给大家带来ADI时钟新产品之前，我给大家介绍两个关键参数，因为在绝大多数的Timing/Clock产品中都会提到这两个参数，这两个参数分别是Jitter（时钟抖动）和PhaseNoise（相位噪声）。Jitter（时钟抖动）时钟抖动是一个时域的概念，是相对于理想时钟沿实际时钟存在不随时间积累的、时而超前、时而滞后的偏移称为时钟抖动,简称抖动.可以用抖动频率和抖动幅度对时钟抖动进行定量描述。通常希望一个周期性波形(特别是时钟)跨过特定门限的时间非常精确，与该理想值的偏差称为抖动。时钟抖动可以分为随机抖动（RandomJitter，简称rj）和固有抖动（DeterministicJitter），随机抖动的来源为热噪声、shotnoise和flicknoise，与电子器件和半导体器件的电子和空穴特性有关，比如ECL工艺的PLL比TTL和CMOS工艺的PLL有更小的随机抖动；固定抖动的来源为：开关电源噪声、串扰、电磁干扰等等，与电路的设计有关，可以通过优化设计来改善，比如选择合适的电源滤波方案、合理的PCB布局和布线。简单来说，在频域里面随机抖动表现为噪声，固有抖动可以近似看成是谐波，毛刺。

整理分享ADI时钟产品更新以及典型应用 (adc时钟配置)，希望有所帮助，仅作参考，欢迎阅读内容。

内容相关其他词:adc0808时钟,aura时钟芯片,apb时钟,adc0809时钟,aura时钟芯片,adc0809时钟,aod时钟,afio时钟,内容如对您有帮助，希望把内容链接给更多的朋友！

图1Jitter的时域表现PhaseNoise（相位噪声）相位噪声是频域的概念，它通常与频率相关，是指*（如各种射频器件）在各种噪声的作用下引起的*输出信号相位的随机变化。描述监听电波的三要素是幅度、频率、相位。频率和相位相互影响。理想情况下，固定频率的*信号波动周期是固定的，正如飞机的正常航班一样，起飞时间是固定的。频域内的一个脉冲信号（频谱宽度接近0）在时域内是一定频率的正弦波。

图2TypicalPhaseNoiseFigure怎么去理解这个图呢？横轴是频率偏移，纵轴是相位噪声，单位是dBc/Hz，咱们看绿色这条线是在.MHz测试的，通常规格书里面会标出-dBc/Hz@KHz，.MHz,意思是这个时钟在.MHz，针对这个中心频点，偏移KHz的频谱噪声相对于载波的能量比，这个值越小，代表噪声越小，时钟抖动越小。另外一方面，对于同一器件，频率越高，相噪越差；频率提高一倍，相噪恶劣6dB。

图3Jitter对采样*的影响双环路时钟发生器可清除抖动并提供多个高频输出随着数据转换器的速度和分辨率不断提升，对具有更低相位噪声的更高频率采样时钟源的需求也在不断增长。时钟输入面临的积分相位噪声（抖动）是设计师在设计蜂窝基站、*雷达*和要求高速和高性能时钟信号的其他设计时面临的众多性能瓶颈之一。普通*有多个低频噪声信号，PLL可将其上变频至更高频率，以便为这些器件提供时钟。单个高频PLL可以解决频率转换问题，但很难设计出环路带宽足够低，从而能够滤除高噪声参考影响的PLL。搭载低频高性能VCXO和低环路带宽的PLL可以清除高噪声参考，但无法提供高频输出。高速和噪声过滤可以通过结合两个PLL同时实现：先是一个低频窄环路带宽器件（用于清除抖动），其后是一个环路带宽较宽的高频器件用于扇出高频和提升远端相位噪声。ADI双环路时钟发生器产品及应用实用案例1：AD—JESDB/JESDCClockGeneratorwithLVDS/HSTLOutputsApplication:5G*allcell—RUtimingfortransceiverandFPGAFeatures:1.可支持路LVDS/HSTL输出，最高输出频率可到1.G2.双环路时钟发生器架构，PLL1作为输入时钟cleanup，支持MHz的鉴相频率，外部VCXO输入；PLL2作为第二级锁相环，支持MHz的鉴相频率，内部集成VCO3.时钟抖动小于fs@.MHz，kHztoMHzintegrationrange

图4AD/AD时钟在SmallCell的应用实用案例2：HMC—HighPerformance,3.2GHz,-OutputJitterAttenuatorwithJESDBApplication:HighspeeddataconverterclockingFeatures:1.可支持路LVDS,LVPECL,orCML输出，最高输出频率可到3.2GHz2.双环路时钟发生器架构，PLL1作为输入时钟cleanup，支持MHz的输入参考频率，外部VCXO输入；PLL2作为第二级锁相环，支持MHz的鉴相频率，内部集成VCO，频率调节范围为2.4-3.2GHz3.时钟抖动小于fs@.6MHz,kHztoMHzintegrationrange4.超低抖动非常适合高速采集*，在采样率低于3.2G，多通道数据采集非常有优势，可以通过多片级联HMC+HMC的方式实现多天线MIMO*的时钟同步

图5HMC/HMC在多通道数据转化阵列的应用最新宽带时钟产品ADF及应用ADF—MicrowaveWidebandSynthesizerwithIntegratedVCO●Application:Highspeeddataconverterclockingabove3GHzsamplerate,MxFEsampleclock●PreferredcompanionchiptotheAD/2,AD,AD/9,AD/AD,anddataconverterssuchastheADADC,ortheAD,AD,ADxDACandADxFeatures:1.输出频率高达.8GHz，内置6.4-.8GHzVCO，无需倍频，没有了FOUT/2和3*FOUT/2的谐波2.超低时钟抖动：Jitter=fsRMS(integrationbandwidth:HztoMHz),Jitter=fsRMS(ADCSNRmethod)3.超低的宽带噪底：−dBc/HzatGHz，LowIn-BandPhaseNoise(PhN)，In-BandPhNFloor=-dBc/Hz(>3dBbetterthananyother)，In-Band1/fPhN=-dBc/Hz(>dBbetterthananyother)4.鉴相频率高达MHz，输入基准源频率高达1GHz

图6ADF*框图

图7ADF给高速数据转换*提供低噪声时钟

图8ADF的时钟抖动和相位噪声

图9ADF给AD提供时钟

图ADF给AD提供时钟，EVM测试对比来源：Arrow